반도체기사[3D V-NAND]

반도체 전문가의 예언, "인텔은 지고, 삼성전자 뜬다"

머니투데이 임동욱 기자 2017.05.18 17:03

SEMI 컨퍼런스, "초미세 공정 위한 소재개발 힘써야"..빅데이터 시대 '메모리 중요성' 커져

조현대 한국SEMI 대표가 18일 서울 삼성동 코엑스에서 열린 반도체전자재료 기술컨퍼런스 'SMC Korea'에서 발언하고 있다. /사진제공=한국SEMI

10나노 이하 반도체 미세공정 경쟁이 본격화되는 가운데, 기존 기술의 한계를 넘기 위한 업계의 도전이 계속되고 있다. 

국제반도체장비재료협회(SEMI)는 18일 서울 삼성동 코엑스에서 반도체전자재료 기술컨퍼런스 'SMC(Strategic Materials Conference) Korea'를 개최했다. 

'반도체 소재의 미래'를 주제로 열린 이날 컨퍼런스는 약 220명의 업계 관계자가 참석한 가운데 △차세대 메모리를 위한 반도체 소재의 도전 과제 △소재 시장 전망 △주요 공정 재료 기술 △미래 반도체 전망 등을 심도 있게 다뤘다. 

기조연설에 나선 도쿄 일렉트론의 강호영 박사는 "리소그래피(노광, 반도체회로를 웨이퍼 위에 입히는 기술)의 스케일링(미세화)이 어려워지고 있는데, 미세화를 하면서 경제성을 유지하는 좋은 방법은 3D 구조"라며 "3D로 가지 않으면 5나노 이하 스케일링은 어렵다"고 진단했다. 

강 박사는 "웨이퍼를 여러 층 쌓아올리는 과정에서 얼라이먼트(정렬) 정확성을 확보하기 어렵다"며 "이에 적합한 소재 개발에 힘써야 한다"고 말했다. 

최근 각광받는 3D 낸드 소재의 기술적 한계에 대한 지적도 나왔다. 

홍성현 램 리서치(Lam Research) 코리아 전무는 "수직적으로 쌓아 올리는 3D 낸드는 고집적화가 진행되면서 머지않아 높이의 한계에 도달할 수 있다"며 "적층 구조를 조화롭게 최적화시키지 않을 경우 웨이퍼가 휘어지는 문제가 발생할 수도 있다"고 밝혔다. 

홍 전무는 "3D 낸드 공정에서 빈 공간을 텅스텐 등 메탈 소재로 채우는 '메탈 필'을 하게 되는데, 후속 열처리공정에서 특성이 저하되는 문제점 등은 극복해야 할 도전 과제"라며 "기존 증착 방식 및 소재의 한계를 넘어서야 한다"고 강조했다. 

2013~2015년 삼성전자 반도체 로드맵 위원회 멤버였던 최정식 레이크 머티리얼즈 부사장도 "(미세화 공정이) 10나노 이하로 들어가려면 모든 소재를 바꿔야 한다"고 주장했다. 

초미세 공정을 위한 EUV(극자외선 Extreme Ultraviolet) 노광 기술도 주요 이슈로 다뤄졌다. EUV는 13.5나노미터(nm)의 극자외선을 이용해 웨이퍼 위에 회로를 그리는 노광 기술로, 상용화시 집적 회로의 밀도를 2배 이상 높일 수 있다. 

조현대 한국SEMI 대표는 "지난해까지만 해도 EUV 방식을 놓고 논란이 있었지만, 이제는 (업계에서) EUV 방식으로 가는 것이 확정돼 관심이 높아진 상황"이라고 말했다. 

삼성전자는 최근 컨퍼런스콜에서 2018년 초 시스템LSI 반도체를 7나노 공정으로 초도생산하고 2019년 본격 양산키로 하고, 이 과정에서 EUV를 최대한 활용해 공정 경쟁력을 극대화할 방침임을 밝힌 바 있다. 

미래 반도체 전망에 대해 황철성 서울대 교수는 "데이터의 양이 폭발적으로 증가하는 '빅데이터'를 다루기 위해서는 에너지를 엄청나게 더 쓰게 된다"며 "이대로 계속 데이터의 양이 증가하면 발전소가 1000억개 생겨야 한다는 황당한 계산도 나오는데, 결국은 (엄청난 양의 연산을 위해 필요한) 메모리가 중요해진다는 이야기"라고 말했다. 

황 교수는 "앞으로 반도체 시장에서 메모리 비중이 커지면서 인텔은 어려워지는 반면 삼성전자(2,650,000원 ▲10000 +0.4%)는 더 잘될 것 같다"며 "D램과 낸드플래시가 좌우하는 메모리 시장 구조는 앞으로도 지속될 것"이라고 내다봤다. 

출처http://m.mt.co.kr/renew/view.html?no=2017051816424978478&MVRN