반도체기사 [미세공정. EUV,QPT]

반도체 미세공정 주도권 전쟁: EUV와 QPT

2015-07-15 박승언 미국 실리콘밸리무역관

 

반도체 미세공정 주도권 전쟁: EUV와 QPT

 

 

 

지난 9일 IBM이 이른바 ‘차차세대’ 반도체 칩 생산기술인 7㎚ 반도체 생산공정에 성공한 데 이어 삼성, 인텔, TSMC도 10㎚ 반도체 양산을 준비 중임. 미세공정 경쟁의 핵심요소가 될 노광기술(EUV와 QPT)에 대한 관심이 높아지는 가운데 한국 기업들은 이에 준비하고 발전 방향에 대해 모색해봐야 함.

 

□ 개관 - 노광공정의 중요성

 

 ○ 반도체 제조공정

  - 반도체 칩 제조를 위해서는 다음의 8대 공정을 거쳐야 함.

 

순서	내용
웨이퍼	실리콘을 이용해 만드는, 반도체 제조의 핵심 재료
산화공정	부도체인 실리콘이 반도체가 되도록 하는 과정
노광공정	광원을 이용하여 웨이퍼에 회로를 형성
식각공정	부식작용을 이용한 불필요 부분 제거
박막공정	반도체에 전기적 특성을 부여
금속배선공정	전기를 통하게 하는 작업
EDS	반도체 수율을 높이기 위한 과정
패키징	연결 확인 및 불량 유무 검사

 

 ○ 이들 중, 생산기술 발전에 핵심인 과정은 노광공정(또는 포토공정)

  - 전체 공정 소요시간 중 약 60%가 노광공정에 할애됨.

  - 또한, 생산원가의 35%를 차지하는 중요한 공정

  - 따라서, 노광공정에서의 원가절감 및 공정 단순화가 업계의 목표

 

□ 노광공정의 현황 및 두 가지 최신 기술

 

 ○ 노광공정 기술개발 관련 이슈

  - 인텔의 첫 마이크로프로세서부터 현재의 반도체 칩으로 오기까지 반도체 공정 단위는 획기적인 속도로 줄어듦.

  - 1971년 인텔 최초의 마이크로프로세서인 4004는 공정단위가 10μm(마이크로미터)이었으나, 이번 달 9일 IBM은 이를 7㎚(나노미터)까지 줄임.

   · 1μm: 0.01㎜, 1㎚: 0.001μm

     

 ○ 이러한 발전 속에서 노광공정의 해답은, 광원의 파장을 줄여 미세한 회로패턴을 형성하는 기술을 발전시키는 것

  - 그동안 광원의 파장은 436㎚(G-Line)에서 지속적으로 줄어듦.

  - 현재 상용화된 기술은, 193㎚ 광원 파장의 이머전(I㎜ersion, 액침) 불화아르곤(ArF) 장비를 통해 노광공정을 반복하는 멀티패터닝 기술

     

 ○ 업계에서는 장기적으로 10㎚ 이하 공정에서는 멀티패터닝 기술이 한계에 다다를 것이라 판단, 대안 기술인 EUV 도입 시도 중

  - 유일하게 삼성전자는, 멀티패터닝 기술의 현재형인 쿼드러플패터닝기술(QPT)을 더욱 발전시켜 10㎜ 이하 반도체 공정에 성공할 것이라 판단

     

□ EUV(Extreme Ultra Violet, 극자외선)

 

 ○ 멀티패터닝의 대체기술로 제안되고 있는, 13.5㎚ 파장의 극자외선을 이용하는 기술

  - 현재 EUV 장비 제작 기술을 가지고 있는 업체는 네덜란드 ASML이 유일

   · 삼성전자, 인텔, TSMC 등이 지분투자 등을 통해 공동개발

 

리소그래피 장기 로드맵

자료원: ITRS, IBK 투자증권

    

 ○ 장점

  - 짧은 파장으로 해상도 극대화

  - 적은 횟수의 패터닝으로 구현 가능하기 때문에 공정 수 대폭 감소

 

EUV 기술의 공정 감소

자료원: ASML

 

 ○ 단점

  - EUV 장비의 가격은 기존 ArF 장비의 약 2배 가격

   · 기존 ArF 장비: 7000만 달러, EUV 장비: 1억5000만 달러

  - 대부분의 물질, 심지어 산소나 이산화탄소에도 흡수되는 성질이 있기 때문에, 진공 상태에서 반사형 박막거울을 사용해야 함. 하지만, 박막거울은 최대 반사 효율이 70%에 불과

  - 현재 기술로는 광원 출력이 부족해, 웨이퍼 처리량이 부족함. 하루당 웨이퍼 처리량이 2500장 이상 돼야 함.

     

□ QPT(Quadraple Patterning Tech)

     

 ○ 기존의 DPT(Double Patterning Tech)를 반복하는 방식

  - 첫 번째 DPT에서 회로 형성 후, 두 번째 공정에서 회로 사이에 또 다른 패턴을 추가

 

QPT 기술 설명

자료원: Monolithic3d

 

 ○ 인텔, 삼성전자, TSMC 등의 반도체가 지금까지 사용해온 기술

   

 ○ 장점

  - 기존의 ArF 장비를 이용해 구현 가능

  - 현재 기술로는 EUV 방식에 비해 생산효율이 좋음.

     

 ○ 단점

  - 10㎚ 이하의 공정에서는 불가능할 것이라 판단. 공정이 복잡해져 원가 상승을 초래할 것이라 예상

  - 공정의 미세화를 위한 대체 광원이 없음. 엑스레이나 E빔 등이 있었으나 부적합 판단

 

□ 발전 방향 및 시사점

 

 ○ 현황

  - EUV의 경우, 인텔과 TSMC는 ASML로부터 직접 장비를 사들여 제품 설계 및 구조 수정을 통한 웨이퍼 처리량 증가를 천명한 상태

  - 특히 인텔은 ASML 장비 15대를 2조 원을 들여 구입할 예정

 

ASML EUV 장비

 

자료원: ASML

 

 ○ 삼성전자는 현행 양산 기술인 14나노 반도체 공정 비중을 늘리고, QPT기술을 더 발전시켜 10나노 이하 공정에 도전 중

  - 이외에도 NIL(NanoImprint Lithography), DAS(Directed Self-Assembly) 등의 다양한 노광기술이 등장했지만, 아직 EUV나 QPT를 완벽히 대체하지는 못하는 수준     

 

□ 시사점

     

 ○ 현재 업계 트렌드는 장기적으로 EUV로의 대체이지만, 삼성전자가 기존의 기술을 이용해 어느 정도 수준의 공정까지 이끌어낼 수 있는지가 관건

  - 삼성전자가 공정 단순화와 원가 절감의 두 마리 토끼를 모두 잡을 경우, 장비 구입비용만 따져도 한 대당 약 7000만 달러를 절감할 수 있음.

     

 ○ 서브10나노(10㎚ 이하 공정)의 시대가 열리게 된 만큼, 어떤 기술이 주도하게 될 것인지 시장 동향을 살펴보는 것이 중요

     

 

자료원: San Jose Mercury News, 삼성전자 자료, SK Hynix 자료, ASML 발표자료, KOTRA 실리콘밸리 무역관 자료 종합

http://news.kotra.or.kr/user/globalAllBbs/kotranews/album/2/globalBbsDataAllView.do?dataIdx=143917&column=title&search=&searchAreaCd=&searchNationCd=101001&searchTradeCd=&searchStartDate=&searchEndDate=&searchCategoryIdxs=&searchIndustryCateIdx=&page=80&row=10